高速系統的驗證與一致性測試

高速系統的驗證與一致性測試需要對從DUT到示波器輸入的完整信號路徑具備可視性。這意味著要去嵌入測試夾具與互連，嵌入真實系統條件，并且在某些情況下應用接收端均衡以仿真Tx/Rx行為。只有這樣，才能同時確認一致性與真實世界性能。

Tektronix全新的Signal Integrity Modeling（SIM）軟件——適用于5 Series B MSO、6 Series B MSO與7 Series DPO示波器——讓你可以直接在示波器上對信號進行去嵌入、嵌入與均衡。

從PCIe、DDR5、USB4與多通道以太網等多千兆串行設計，到前沿RF與電力電子，SIM都有助于確保你的設計滿足一致性和真實世界性能要求。通過去除并仿真來自電纜、器件與夾具的反射、損耗與延時，SIM消除驗證中的兩大常見陷阱——失效誤判（false failures）與能力誤判（false confidence）——讓結果反映你的器件而非搭建。

本文將探討SIM如何為你提供對信號路徑的完整可視性，從而為標準一致性與真實性能驗證提供信心，加速產品上市。

通過去嵌入獲得對DUT的準確可視性

在高速、RF與快速開關電力設計中，探頭負載、電纜損耗與夾具反射很常見。如果不補償這些非理想路徑效應，你可能會誤以為DUT有問題或不符合標準，而實際并非如此——導致失效誤判。當無法直接探測，或標準要求在PCIe、USB、DDR等規定的標準化測試點（TP0、TP1、TP2等）觀測時，去嵌入尤為關鍵。在這些情況下，去嵌入允許你將測量參考平面虛擬移動到所需位置。

使用SIM軟件，你可以定義多種模型——S參數、傳輸線、RLC、傳遞函數、FIR、并聯（shunt）——以校正搭建引入的損耗、反射與延時。SIM也支持級聯多個模型來表示整個測量路徑，讓你完整觀察DUT的真實信號行為。

圖1. 去嵌入前后：在 “SIM 1” 中定義的仿真輸出至 “Math 2”，其中已去除測量偽影，得到更干凈的波形與眼圖。

通過嵌入來仿真真實世界效應

初期“干凈”的測量可能帶來能力誤判——器件看似良好，但在真實系統中性能崩潰。阻抗不連續、通道損耗、反射與ISI都可能導致鏈路失效。嵌入也可能用于讓DUT處于標準所需的負載阻抗之中。因此，嵌入真實世界效應對于一致性驗證與部署前的系統級測試至關重要。

SIM允許你在示波器上虛擬嵌入真實互連——如背板、電纜或通道。舉例而言，在USB3.0一致性測試中，SIM可嵌入PHY與控制器接口以確保其符合USB3.0標準。

你還可以直接在示波器上應用S參數模型來仿真各種環境，實現裕量分析與信號完整性驗證，而無需構建或更換物理硬件。

圖2. 由于嵌入引入的ISI，眼高與眼寬降低。

用均衡打開閉合的眼圖并驗證性能

在當今數據速率下，通道會引入損耗、反射與串擾，從而壓縮眼圖，使定時與幅度裕量難以測量。均衡通過抵消失真、仿真真實接收機或發射機的處理方式來恢復可視性。結果是更干凈的眼圖、更準確的抖動/噪聲測量，并增強系統達標的信心。

與以固定方式去除夾具效應的去嵌入不同，均衡是自適應的，會隨頻率相關行為與通道條件變化進行調整，讓你看到接收機硬件中實際恢復的性能。發射端可用預加重/去加重做預處理；接收端可用CTLE、FFE、DFE來重建遠端眼圖。這些動態過程對PCIe、DDR5、USB3.0與多通道以太網等標準至關重要。

圖3. SIM軟件中的接收端均衡菜單。

SIM Advanced將這些能力集成到示波器中，讓你無需直接接觸芯片即可應用發射機EQ、構建自定義接收機模型并探索系統裕量。無論你的目標是一致性、調試還是設計探索，均衡都能讓測量反映真實世界中的信號行為。

SIM Advanced（選件SIMA）計劃于2026年初發布。

快速、易用且靈活

無論你專注于早期bring-up、一致性或調試，SIM的現代、直觀UI都能讓流程更簡單。觸控優化與清晰的界面使你無需成為專家即可上手。簡化的工作流與現代化架構，可快速設置并處理從最簡單到最復雜的去嵌入/嵌入濾波。

圖4. 在 SIM菜單中的一個簡單去嵌入示例：在M2測試點上，去嵌入所定義的物理模型后，得到 Math2波形。

強大能力：幾乎不限數量的仿真與測試點

圖5. 使用SIM對信號路徑進行全面可視化。

SIM讓你可以運行幾乎無限數量的仿真與測試點。你可以在任意虛擬測量/測試點觀察信號，查看每個模塊前后的變化；也可對并行路徑或更復雜的信號鏈建模，而不局限于一次只做一個仿真。結果以并排方式保留，便于直接對比原始與修正后的信號，并快速探索“假設”場景。

例如，你可以：

■ 在PCIe Gen4鏈路上評估不同CTLE/FFE設置，選擇最能恢復眼裕量的組合；

■ 在DDR5調試中，在定版前比較多種夾具板/DIMM 連接器組合；

■ 在USB4/DisplayPort測試中，評估不同的線纜長度或過孔方案，而無需從頭跑一遍流程。

在這些場景中，SIM將從反復返工的數小時縮短為幾分鐘的并行洞察。

圖6. 并行SIM可快速進行“假設”驗證。例如，先去嵌入12英寸PCB走線，再用第二個模型去嵌入24英寸走線，以評估**設計性能與裕量。圖中展示原始與去嵌入后的眼圖/波形。

從更清晰的眼圖到更深入的洞察：SIM搭配DJA

將SIM與Tektronix Advanced Jitter Analysis（選件 DJA）搭配使用，可更深入理解高速系統的傳輸質量。DJA可通過TIE、眼圖、BER浴盆曲線與頻譜分析分離抖動來源，并將總抖動分解為隨機抖動（RJ）、確定性抖動（DJ）及其子項。基于這些洞察，你可以將抖動與潛在根因關聯起來，并用SIM去嵌入、打開眼圖。

圖7. 將獲取與去嵌入后的信號進行對比：SIM與DJA聯合分析（選件DJA）。

上圖展示了SIM與DJA如何相互配合，揭示信號質量在物理與統計層面的改善。左上窗格顯示采集波形，右側窗格顯示SIM去嵌入后的同一波形（去除了夾具與互連效應）。可以看到眼圖顯著打開，TIE直方圖在時間軸方向變窄，表明總抖動減小、定時穩定性提升。

這也表明：雖然ISI與數據相關抖動（DDJ）已主要被去嵌入消除，但剩余抖動更多受周期性、確定性（相關）成分主導——可能來自發射端PLL相位噪聲、電源耦合或低速時鐘調制。結合TIE頻譜（噪聲底降低、隨頻率下傾）可見高頻噪聲被抑制、低頻周期性漂移占主導。

浴盆曲線進一步確認了改善：曲線變寬且邊緣更陡，說明誤碼概率降低、定時裕量擴大。SIM澄清了物理信號路徑，DJA則量化了抖動演化，為工程師提供完整的一體化信號完整性與根因視圖。