高頻高速PCB廣泛應用于AI、高速通信、數據中心和消費電子等領域。其性能的穩定性和可靠性決定了整個系統的信號完整性和運行效率。高速PCB產業鏈中的各環節緊密相連，共同確保最終產品的質量。

高速PCB關鍵測試指標

PCB測試的主要項目包括頻域S參數、時域阻抗、Rise Time、Skew、眼圖和材料特性等。這些測試項目可以全面評估PCB的傳輸性能、阻抗特性、時序特性以及信號完整性等。

S參數測試

S參數測試是高速PCB的常規測試項目，設計人員可以通過S參數來評估PCB線路的傳輸和反射性能。高速PCB特別關注插入損耗的性能指標，即Sdd21。Sdd21反映了信號在傳輸過程中的衰減情況，是評估PCB線路性能的關鍵指標。

時域阻抗測試

時域阻抗測試是評估高速PCB阻抗特性的重要手段。通過測量PCB的阻抗值，可以了解PCB的傳輸線特性阻抗和阻抗匹配情況等。進行時域阻抗測試時，需要選擇與DUT相匹配的TDR阻抗探頭。探頭型號的選取由測量頻段和PCB走線間距等因素綜合決定。TDR測量的最小時間分辨率近似等于1/(2fmax)。R&S ZNA和R&S ZNB網絡分析儀都具有時域分析選件(R&S ZNx-K2)，用于時域阻抗的測量。

Rise Time測試和Skew測試

Rise Time測試和Skew測試是評估高速PCB時序特性的重要手段。Rise Time測試可以測量信號的上升時間，從而反映信號的傳輸速度和響應時間。Skew測試則可以測量不同信號線之間的時間延遲差異，從而評估信號的同步性和時序準確性。

眼圖測試

眼圖測試是評估高速PCB信號完整性的重要手段之一。它可以通過觀察信號的眼圖來評估信號的噪聲、抖動和失真等問題。R&S ZNA和R&S ZNB網絡分析儀的時域分析擴展選件(R&S ZNx-K20)可以實現PCB的眼圖測量，該選件也具有標準的Rise Time測試和Skew測試功能項。

PCB覆銅板材的Dk/Df測試

PCB覆銅板材的Dk（介電常數）和Df（損耗因子）測試是評估材料介電性能和能量損耗特性的重要手段。測量PCB板材 Dk/Df的常用方法是諧振腔法。根據測量頻段的不同，諧振腔法又細分為分離式諧振腔（SPDR）和法布里-珀羅開放式諧振腔 (FPOR)等。SPDR法通常適合于20GHz以下的特性測試，FPOR可以實現20-110GHz的特性測試。

介電常數（Dk）：反映PCB基材的介電性能，是影響信號傳輸速度和損耗的重要指標。信號的傳輸速率與材料介電常數的平方根成反比。

損耗因子（Df）：用于評估PCB基材的能量損耗，直接影響高頻信號的傳輸性能。介質損耗越小，傳輸信號的損耗也越小。

基于PCB傳輸線路的Dk/Df/SR測試

PCB的Dk/Df指標，除了通過上述所述的諧振腔法之外，還可以通過測量PCB傳輸線段的S參數特性，再用算法（例如Djordjevic-Sarkar model）反推層壓板材的介電常數（Dk）和介質損耗因子（Df），為覆銅板廠商和PCB制造商提供關鍵驗收指標。

PCB的SR(表面粗糙度)指標測試，可以基于Huray表面粗糙度模型對PCB傳輸線段的S參數進行算法解析得到。Huray粗糙度模型（Huray Surface Roughness Model）是一種用于描述導體表面粗糙度對高頻信號完整性影響的數學模型，它主要用于預測由導體表面粗糙度導致的趨膚效應增強和信號損耗增加的問題。

去嵌的應用和典型去嵌方法

去嵌的重要性

對于網絡分析儀測試PCB，夾具去嵌至關重要。在進行高速PCB測試時，通常需要借助夾具轉接或探頭點測才能完成。因此需要通過去嵌技術來消除夾具對DUT測試結果的影響。 

典型去嵌方法

VNA常見的去嵌方法包括基本去嵌方法、高級時域去嵌方法和專用去嵌方法。基本去嵌方法是網絡分析儀的基本功能，只適用于較低頻率的應用。高級去嵌方法，本質上是基于時域的算法軟件。R&S 提供了三種時域去嵌選件：R&S?ZNx-K210 (EZD)、R&S?ZNx-K220 (ISD) 和 R&S?ZNx-K230 (SFD)。通過這些去嵌方法，可對夾具的影響進行精確去除。

對于PCB產品的測試，還有一些專用的去嵌方法，例如TRL和Delta-L法等。TRL方法相對成熟，在此不再贅述。Delta-L法是由Intel提出的一種基于本征模算法的去嵌方法，當前廣泛地用于PCB的插入損耗測試。R&S聯合Packet micro推出了Delta-L+測量選件R&S ZNx-K231，全面支持Delta-L 4.0測試。該選件支持高達40GHz的測試，滿足Intel的PCB驗證標準。使用Delta-L 4.0測量PCB時，通常需要專用的Delta-L 4.0測量探頭。目前該類探頭的理論上限工作頻率為40GHz。

測試夾具設計

IEEE P370標準規定了夾具設計準則、去嵌驗證步驟與S參數驗證流程等，以確保去嵌結果的準確性和可靠性。測試夾具的設計對于確保去嵌精度至關重要。為了保證去嵌精度，夾具的插損和回損的差值需要滿足一定的條件。下表摘自IEEE Std 370?-2020規范。 

新的挑戰與測試需求

隨著高速技術的不斷發展，高頻高速PCB的測試面臨新的挑戰。

挑戰一

PCB的高頻諧振問題

當PCB線路在高頻出現諧振時，傳統Delta-L 4.0算法的插損擬合結果不確定度大幅增加。R&S ZNA-K231 Delta-L+ 選件將在新的固件版本中更新算法，增加PCB抗諧振測試功能，以解決這一問題。當DUT在高頻段出現諧振時，新算法將會對諧振頻率以上頻段的測量數據重新進行數學加權后再進行擬合，以獲得更更高的擬合精度。下圖為同一DUT（16GHz左右出現諧振）條件下，標準Delta-L 4.0算法和改進算法的擬合結果對比。

挑戰二

224Gbps 高速PCB的去嵌問題

隨著224Gbps高速互連系統的推出，高速PCB的最高測量頻率將超過67GHz。當前Delta-L 4.0標準方法理論上限頻率是40GHz，實際32GHz以上的去嵌精度開始下降。對于40GHz以上的PCB測試，目前較好的去嵌方法還是時域去嵌軟件，例如R&S ISD。但鑒于Delta-L法在PCB行業的用戶基礎極為廣泛，現在業界正在致力于67GHz Delta-L測量方案的研究。在更高頻率下，夾具和PCB走線的設計對測試結果的影響將更加顯著，67GHz Delta-L測量方案推出前需要解決以下問題。

現有的Delta-L4.0探頭工作頻段不夠，需要67GHz新型號

2*THRU（短線）的長度需要更短以實現損耗更小，從而滿足IEEE P370規范

 2*THRU的EM結構進行仿真優化，尤其是跨層過孔的設計，以獲取更好的匹配

改進當前算法，以優化高頻抗諧振問題

總 結

高頻高速PCB測試需綜合考慮材料特性、信號完整性和標準合規性三大維度。通過依托高精度儀器（如R&S ZNA）和定制化夾具（如Delta-L 4.0專用針座），結合S參數、TDR、眼圖等綜合分析方法，以確保PCB的設計滿足5G、AI及超算等高速應用的需求。同時，面對不斷變化的挑戰和趨勢，我們還需要不斷創新和優化測試方案，以適應未來的技術發展和應用需求。