從本質上講，抖動是將信號的實際邊緣與您希望它所在的位置進行對比。如果信號的邊緣太遠，它會導致系統出錯。“總體抖動”可以分解成多個分量，每個由不同的原因造成，代表設計中的不同問題。在高速系統的設計和調試中，必不可少地要了解不同的抖動分量和關鍵的分析技巧（解釋眼圖）。抖動屬隨機噪聲。對于大多數可重復和一致性的測量，要使用有效值，而不是峰峰值的統計測量。用峰峰值和有效值的關系評估抖動分布特性。

抖動的定義 - 信號的某特定時刻相對于其理想時間位置上的短期偏離為抖動。

簡單來說，抖動是指相對于其應當發生跳變的時間，信號實際跳變時有多長時間的提前或延遲。對于數字信號而言，這個有效瞬時就是信號的跳變點（或交叉點）。這取決于時間參考是來自于采樣數據，還是由外部提供。如果抖動發生在采樣點跳變閾值的“錯誤位置”，并且導致接收電路“錯解”了該比特位發射時的真實情況，那么就會出現傳輸誤差。

圖 1 就是對這種情形的描述。

圖 1. 抖動會導致接收機錯誤地解讀被傳輸的數字數據。

工程師如能了解抖動的類型及成因，熟悉器件特性和各類抖動測試優勢，便可輕松地確認抖動的根源，從而有效地消除抖動對電路和產品的影響。

圖 2 抖動是在邊沿上發生的噪聲和相位變化

抖動是在邊沿上發生的噪聲和相位變化，它們會導致信號時序錯誤。舉個簡單的例子，圖2中的橙色跡線是一個基本的數據信號。為了分析串行數據應用中使用的嵌入式器件，要從輸入的數據流中提取出參考時鐘，并與接收機的輸入信號結合使用來重建數據。參考時鐘在時鐘恢復電路中產生，它使接收機可以在本質上“查看”理想間隔的時間點。它可以看到信道在每個點上的電壓。根據從這個過程中解釋出來的內容，它可以重建數據流，該數據流最終應與發射機發送的數據流完全一致。

但是，如果信號中出現了大量抖動，就會出現問題。如果接收信號中的很多比特位含有大量抖動，那么它們將無法正確地與參考時鐘同步。這意味著接收機最終可能在每個時鐘周期中收到錯誤的比特，因此會錯誤地解碼數據。

圖2中綠色跡線上的紅色“x”游標表示信號有抖動時發生的時序誤差。請注意，在某些情況下，上升沿或下降邊會出現得太快或太晚。這可以在使用余輝顯示模式的示波器上看到（見圖 3）。如果上升沿出現得太晚，那么接收機會錯誤解釋該比特。邊沿交叉點實際發生的時間與理想情況下應發生的時間之差稱為時間間隔誤差（TIE）。

邊沿交叉點實際發生的時間與理想情況下應發生的時間之差稱為時間間隔誤差（TIE）。

圖 3. 使用余輝顯示模式顯示信號，您會看到時序上出現微小誤差（稱為 TIE）。

為什么要關注抖動？- 抖動影響了數字系統的性能和可靠性

在同步系統如 SDH, 傳輸時鐘抖動影響子系統的同步, 過大的抖動直接造成誤碼, 或減低了信號的消光比 ER (等同電信號的信噪比 SNR)。所以 ITU-T, Bellcore, ANSI 都制定模板Mask來檢定眼圖是否擁有過大的抖動，以及測量傳輸時鐘抖動漂移。

傳統的并行式數據通信，即多通道數據與時鐘分別傳送，往往因為PCB阻抗不匹配，傳輸路徑不一致而產生建立與保持時間違反。當速度增加的時候，準確控制傳輸時延顯得異常的困難，今天新穎的數據通信都已經是串行了， 不單只使用一對差分線來傳送數據，以減低信號EMI的干擾，更往往將時鐘嵌入在數據中， 而接收端則使用 CDR 從數據中恢復時鐘出來。 所以，若數據的抖動過大，頻率過高，接收端的 CDR 將無法恢復時鐘而導致誤碼。 所以需要控制系統的時鐘與輸出的數據抖動。

抖動直接減小了邏輯數字系統的建立保持時間的余量， 嚴重的影響邏輯運作。

正如我們之前提到的，如果您的信號未與參考時鐘同步并且抖動超出了容限值，接收機最終將錯誤地解釋該比特。舉一個簡單的例子，請參見圖4中的情況。發送的數據是二進制的 100。但是，在接收到的波形中存在一些抖動，這導致第二個比特在接收機中顯示為 1，而實際上發送的比特為 0。因此，接收機解碼得到的結果為 110。

圖 4. 接收機錯誤地解釋了含有抖動的發送脈沖

無論您的設計有多好，接收到的信號中總會有一定數量的比特出錯。錯誤比特的數量與發送比特的總數之比稱為比特誤碼率（BER）。顯然您希望這個數字盡可能低，而且一定要低于特定標準規定的目標；例如，USB 3.0 規定的比特誤碼率為 1E-12。要限制 BER，您必須了解導致這些誤碼的各種抖動。