對任何優秀的示波器系統來說，準確重建波形的能力都是關鍵，這種能力稱為信號完整性。示波器類似于一臺攝像機，它捕獲信號圖像，然后可以觀察和解釋信號圖像。信號完整性的核心有兩個關鍵問題:

在拍攝時，拍到的是不是實際發生事件的準確圖像?

圖像清楚還是模糊?

每秒可以拍攝多少張這么準確的圖片?

示波器不同的系統和性能功能結合在一起，影響著其提供最高信號完整性的能力。探頭也影響著測量系統的信號完整性。

信號完整性影響著許多電子設計學科。但直到幾年前，它對數字設計人員來說還不是什么大問題。設計人員可以依賴邏輯電路，像布爾電路一樣操作。當時，有噪聲的、不確定的信號發生在高速電路中，RF設計人員還不用擔心這些問題。數字系統開關速度慢，信號以可預測的方式穩定。

此后，處理器的時鐘速率提高了幾個量級。三維圖像、視頻和服務器I/〇等計算機應用需要大量的帶寬。當前大部分電信設備都基于數字方式，類似地要求大規模的帶寬。數字高清電視也不例外。當前一代微處理器設備以高達2GS/s、3GS/s、甚至5GS/s(千兆樣點/秒)的速率處理數據，某些DDR3存儲設備則使用2 GHz以上的時鐘及上升時間為35 ps的數據信號。

重要的是，速度的提高一直滲透到汽車、消費電子、機械控制裝置及各類應用使用的常用IC器件。

在以20MHz時鐘速率運行的處理器中，信號的上升時間與800 MHz處理器中的信號類似。設計人員已經超越了性能門限，事實上，幾乎每種設計都是高速設計。

如果沒有某些預防性措施，高速問題可能會鉆進其它傳統數字設計中。如果電路經歷間歇性故障，或在極端電壓和溫度時遇到錯誤，那么可能存在某些隱藏的信號完整性問題。這些問題會影響產品開發周期、產品可靠性、EMI合規性、等等。這些高速問題還可能會影響系統中串行數據流的完整性，要求某種方法，把數據中的特定碼型與高速波形中觀察到的特點關聯起來。

為什么信號完整性是一個問題?

讓我們看一下當前數字設計中信號劣化的部分具體成因。

為什么現在這些問題比過去幾年盛行得多了呢?

答案是速度。在“低速的舊時代””，保持可以接受的數字信號完整性只需注意細節就可以了，比如時鐘分配、信號路徑設計、噪聲余量、負荷影響、傳輸線效應、總線端接、解耦和配電。所有這些規則仍然適用，但是……

今天，總線周期時間比20年前快了1000倍!過去需要幾微秒的事務處理現在只需要幾納秒。為實現這種改進，邊沿速度也已經加快，其比20年前快了100倍。

這一切還好。然而，某些實際物理狀況使得電路板技術不能跟上發展步伐。芯片間總線的傳播時間在過去幾十年中幾乎一直沒有變化。當然，其尺寸已經縮小，但仍需要為IC器件、連接器、無源器件、當然還有總線軌跡本身提供電路板空間。這些空間匯聚成距離，而距離則意味著時間，這正是速度的天敵。

必需指出的是，數字信號的邊沿速度-上升時間承載的頻率成分可以高于其重復速率表明的頻率。基于這一原因某些設計人員故意尋求上升時間相對“較慢”的IC器件。

集總電路模型一直是預測電路中信號特點使用的大多數計算的依據。但是，在邊沿速度比信號路徑延遲快4-6倍時，簡單的集總模型將不再適用。

在使用邊沿速率不到4-6納秒的信號驅動時，不管周期速率是多少，長僅6英寸的電路板軌跡變成了傳輸線。事實上，其創建了新的信號路徑。這些無形連接并沒有畫在示意圖上，然而卻為信號提供了以不可預測的方式相互影響的手段。

有時候，即使是探頭/儀器組合引入的錯誤也可能會給被測信號帶來重大影響。但是，通過對實測值應用“平方和的均方根”公式，可以確定被測器件是否接近上升時間/下降時間故障。此外，最新的示波器工具采用專用濾波技術，反嵌測量系統對信號的影響，顯示邊沿時間及其它信號特點。

同時，預計的信號路徑并沒有以預計的方式工作。地平面和電壓層(如上述信號軌跡)變成電感，工作方式類似于傳輸線，電源解耦的效果大大降低。EMI上升，因為邊沿速度越快，相對于總線長度產生的波長越短，串擾越高。

此外，快速邊沿速度要求整體更高的生成電流。更高的電流一般會導致地電平彈跳，特別是在一次開關多個信號的寬總線上。而且，更高的電流會提高輻射的磁能量及串擾。

觀察數字信號的模擬原源

這些特點有哪些共同點呢?它們都是典型的模擬現象。為解決信號完整性問題，數字設計人員需要步入模擬領域。為邁出這一步，他們需要工具能夠顯示數字信號和模擬信號怎樣相互影響。

數字錯誤通常源于完整性問題。為追蹤數字問題的成因，通常必需打開示波器，示波器可以顯示波形細節、邊沿和噪聲，可以檢測和顯示瞬態信號，可以幫助您精確地測量定時關系，如建立時間和保持時間。通過觸發并行或串行數據流中的具體碼型，顯示在時間上與指定事件對應的模擬信號，現代示波器可以幫助簡化調試過程，了解示波器內部的每個系統及怎樣應用這些系統，有助于有效地應用示波器，處理具體的測量挑戰。